インテルコーポレーション, 歴史 - インテルコーポレーション（略称：インテル）は、サンタクララに本社を置くアメリカの多国籍企業およびテクノロジー企業です。 webサイトは インテル.
インテル製品のユーザーマニュアルと説明書のディレクトリは以下にあります。インテル製品は、ブランドの特許と商標で保護されています。 インテルコーポレーション.
連絡先情報:
住所： 2200 Mission College Blvd、Santa Clara、CA 95054、United States
創設者: ゴードン・ムーア、ロバート・ノイス、アンドリュー・グローブ
重要人物： アンディ・D・ブライアント、リード・E・ハント
UG-10 で包括的な情報とシステム要件を含むインテル Stratix 20080 SoC UEFI ブートローダーについて学びます。 このセキュア ブート フローにより、ファームウェアによって検証された暗号化キーで署名されたソフトウェアが保証されます。 このガイドを使用して、Linux ワークステーションに UEFI ブート ローダーをロードして実行する方法を確認してください。
インテルが提供するこれらの設計ガイドラインを使用して、AN 837 HDMI FPGA IP コアを実装する方法を学びます。 このページでは、ボード設計に関するヒントを提供し、簡単に参照できるように製品モデル番号を含む回路図を提供します。 これらのガイドラインを使用して、HDMI インターフェイスの適切な機能とコンプライアンスを確保してください。
この包括的なユーザー ガイドで、Intel UG-20094 Cyclone 10 GX ネイティブ固定小数点 DSP IP コアの使用方法を学びます。 この強力な DSP IP コアの機能と利点を発見してください。これには、高性能の乗算演算と、18 ビットおよび 27 ビットのワード長のサポートが含まれます。 統合されたパラメーター エディターを使用してすぐに開始し、特定のアプリケーションのニーズに合わせて IP コアをカスタマイズします。 インテル Cyclone 10 GX デバイスでのみ利用可能なこのユーザーガイドには、FPGA 設計の最適化に役立つ機能ブロック図と関連情報が含まれています。
UG-01173 Fault Injection FPGA IP Core User Guide を使用して、Intel の FPGA デバイスの構成 RAM にエラーを挿入する方法を学びます。 このガイドでは、ソフト エラーをシミュレートし、システム応答をテストするための手順と機能について説明します。 インテル Arria® 10、インテル Cyclone® 10 GX、および Stratix® V ファミリー デバイスと互換性があります。
エラー・メッセージ・レジスター・アンローダー FPGA IP コアを使用して、インテル FPGA デバイスのエラー・レジスター・メッセージの内容を取得して保存する方法を学びます。 このユーザー ガイドでは、サポートされているモデル、機能、およびパフォーマンスの見積もりについて説明します。 デバイスの機能を最適化し、同時に EMR 情報にアクセスします。
固定小数点関数と CORDIC アルゴリズムを特徴とする ALTERA_CORDIC IP コアの利用方法を学びます。 このユーザー ガイドでは、VHDL および Verilog HDL コード生成の機能説明、パラメーター、および信号を提供します。 Intel の DSP IP コア デバイス ファミリをサポートします。
エラー検出と訂正のための高性能で完全にパラメーター化可能なエンコーダーまたはデコーダーなど、インテル BCH IP コアの機能と利点について学びます。 このユーザー マニュアルは、プロジェクト管理のベスト プラクティス、バージョンに依存しない IP および Qsys シミュレーション スクリプトの作成などのガイドラインを提供します。 関連情報とアーカイブを調べて、以前のバージョンの BCH IP コアのユーザー ガイドを見つけてください。
インテル Stratix® 10、Arria® 10、および Cyclone® 10 GX デバイスで利用可能な OCT インテル FPGA IP で I/O を動的にキャリブレーションする方法を学びます。 このユーザー マニュアルは、以前のデバイスからの移行に関する情報を提供し、最大 12 個のオンチップ終端をサポートしています。 OCT FPGA IP を今すぐ始めましょう。
UG-01155 IOPLL FPGA IP コアのユーザーガイドは、Arria® 10 および Cyclone® 10 GX デバイス用のインテル® FPGA IP コアを構成および使用する方法に関する詳細な手順を提供します。 18.1 つの異なるクロック フィードバック モードと最大 XNUMX つのクロック出力信号をサポートするこの IP コアは、FPGA 設計者向けの汎用ツールです。 インテル Quartus Prime Design Suite XNUMX 向けのこの更新されたガイドでは、PLL カスケード・モードの PLL ダイナミック位相シフトと隣接 PLL 入力についても説明しています。
このユーザーマニュアルで、4G Turbo-V インテル® FPGA IP のすべてを学びましょう。 Turbo コードや FEC などの機能を備えたこのアクセラレータは、vRAN アプリケーションに最適です。 デバイス ファミリのサポートと共に、ダウンリンクおよびアップリンク アクセラレータを調べます。
