ALINX AX7203 FPGA 開発ボードユーザーマニュアル

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル
目次
バージョン記録 …………………………………………………………………………………2 パート 1: FPGA 開発ボードの紹介 …………………………………… 6 パート 2: AC7200 コアボードの紹介 …………………………………………..9
パート 2.1: FPGA チップ ……………………………………………………………………… 10 パート 2.2: アクティブ差動水晶 ………………………………………………………..12 パート 2.3: 200Mhz アクティブ差動クロック …………………………………12 パート 2.4: 148.5Mhz アクティブ差動水晶 ………………………………….. 13 パート 2.5: DDR3 DRAM ………………………………………………………………15 パート 2.6: QSPI フラッシュ …………………………………………………………………19 パート 2.7: コアボード上の LED ライト ……………………………………………. 21 パート 2.8: リセットボタン …………………………………………………………………… 22 パート 2.9: JTAG インターフェース ………………………………………………………………… 23 パート 2.10: コアボード上の電源インターフェース ……………………… 24 パート 2.11: ボード間コネクタ …………………………………………… 25 パート 2.12: 電源 ………………………………………………………………… 32 パート 2.13: 構造図 ………………………………………………………………..33 パート 3: キャリアボード ……………………………………………………………………………. 34 パート 3.1: キャリアボードの概要 …………………………………………… 34 パート 3.2: ギガビットイーサネットインターフェイス ………………………………… 35 パート 3.3: PCIe x4 インターフェイス ……………………………………………………….. 38 パート 3.4: HDMI 出力インターフェイス …………………………………………….40 パート 3.5: HDMI 入力インターフェイス ……………………………………………… 42 パート 3.6: SD カードスロット …………………………………………………… 44 パート 3.7: USB からシリアルポート ……………………………………………………….45 パート 3.8: EEPROM 24LC04 ……………………………………………………….47 パート 3.9: 拡張ヘッダー …………………………………………………………… 48 パート 3.10: JTAG インターフェース ……………………………………………………………… 51

www.alinx.com

3 / 57

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル
パート 3.11: XADC インターフェイス (デフォルトではインストールされていません) …………………….. 52 パート 3.12: キー ……………………………………………………………………………… 53 パート 3.13: LED ライト …………………………………………………………… 54 パート 3.14: 電源 ……………………………………………………………………… 55

www.alinx.com

4 / 57

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル
このARTIX-7 FPGA開発プラットフォーム（モジュール：AX7203）は、コアボード+キャリアボードモードを採用しており、ユーザーがコアボードを二次開発に使用するのに便利です。
キャリアボードの設計では、PCIex1 インターフェイス 4 つ、ギガビットイーサネットインターフェイス 2 つ、HDMI 出力インターフェイス 1 つ、HDMI 入力インターフェイス 1 つ、Uart インターフェイス、SD カードスロットなど、ユーザー向けの豊富なインターフェイスを拡張しました。PCIe 高速データ交換、ビデオ伝送処理、産業用制御に対するユーザーの要件を満たしています。これは「多用途」な ARTIX-7 FPGA 開発プラットフォームです。高速ビデオ伝送、ネットワークおよびファイバー通信とデータ処理の事前検証と事後適用の可能性を提供します。この製品は、ARTIX-7FPGA 開発に携わる学生、エンジニア、その他のグループに最適です。

www.alinx.com

5 / 57

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル
パート 1: FPGA 開発ボードの概要
AX7203 FPGA 開発ボードの全体構造は、当社の一貫したコアボード + キャリアボードモデルから継承されています。コアボードとキャリアボードの間には、高速のボード間コネクタが使用されています。
コアボードは主にFPGA + 2 DDR3 + QSPI FLASHで構成され、FPGAの高速データ処理とストレージ、FPGAと3つのDDR32間の高速データ読み取りと書き込みの機能を担い、データビット幅は25ビットで、システム全体の帯域幅は最大800Gb /s（32M * 3ビット）です。8つのDDR7の容量は最大200Gビットで、データ処理中の高バッファのニーズを満たしています。選択されたFPGAは、XILINXのARTIX-7シリーズのXC484A7Tチップで、BGA 200パッケージです。XC3A400TとDDR800間の通信周波数は7Mhzに達し、データレートは200Mhzで、高速マルチチャネルデータ処理のニーズを完全に満たします。さらに、XC6.6AXNUMXT FPGA には、チャネルあたり最大 XNUMXGb/s の速度を備えた XNUMX つの GTP 高速トランシーバーが搭載されており、光ファイバー通信や PCIe データ通信に最適です。
AX7203 キャリアボードは、1 つの PCIex4 インターフェイス、2 つのギガビットイーサネットインターフェイス、1 つの HDMI 出力インターフェイス、1 つの HDMI 入力インターフェイス、1 つの Uart インターフェイス、1 つの SD カードスロット、XADC コネクタインターフェイス、2 ウェイ 40 ピン拡張ヘッダー、いくつかのキー、LED、EEPROM 回路など、豊富な周辺インターフェイスを拡張します。

www.alinx.com

6 / 57

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

図1-1-1: AX7203の回路図この図から、AX7203 FPGA開発ボードに含まれるインターフェースと機能を確認できます。 Artix-7 FPGAコアボード
コアボードは、XC7A200T + 8Gb DDR3 + 128Mb QSPI FLASHで構成されています。高精度のSitime LVDS差動水晶が200つあり、125つは1MHz、もう4つは2.0MHzで、FPGAシステムとGTPモジュールに安定したクロック入力を提供します。 4チャネルPCIe x5インターフェイスPCI Express 2標準をサポートし、PCIe x45高速データ転送インターフェイス、最大9031GBaudのシングルチャネル通信速度を提供します。 XNUMXチャネルギガビットイーサネットインターフェイスRJ-XNUMXインターフェイスギガビットイーサネットインターフェイスチップは、MicrelのKSZXNUMXRNXイーサネットPHYチップを使用して、ユーザーにネットワーク通信サービスを提供します。

www.alinx.com

7 / 57

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル
KSZ9031RNX チップは、10/100/1000 Mbps のネットワーク伝送速度、全二重およびアダプティブをサポートします。 1 チャネル HDMI 出力インターフェイス Silion Image の SIL9134 HDMI エンコーディングチップが選択され、最大 1080P@60Hz の出力と 3D 出力をサポートします。 1 チャネル HDMI 入力インターフェイス Silion Image の SIL9013 HDMI デコーダーチップが選択され、最大 1080P@60Hz の入力をサポートし、さまざまな形式のデータ出力をサポートします。 1 チャネル Uart から USB インターフェイス 1 つの Uart から USB インターフェイスは、ユーザーのデバッグ用にコンピューターと通信するためのものです。シリアルポートチップは Silicon Labs CP2102GM の USB-UAR チップであり、USB インターフェイスは MINI USB インターフェイスです。マイクロ SD カードホルダー 1 ポートマイクロ SD カードホルダー、SD モードと SPI モードをサポート EEPROM オンボード IIC インターフェイス EEPROM 24LC04 2 ウェイ 40 ピン拡張ポート 2 ウェイ 40 ピン 2.54 mm ピッチ拡張ポートは、さまざまな ALINX モジュール (双眼カメラ、TFT LCD 画面、高速 AD モジュールなど) に接続できます。拡張ポートには、1 チャネル 5V 電源、2 チャネル 3.3V 電源、3 ウェイグランド、34 IO ポートが含まれています。JTAG インターフェースA 10ピン0.1インチ間隔標準JTAG FPGA プログラムのダウンロードとデバッグ用のポート。キー 2 つのキー、1 つのリセットキー (コアボード上) LED ライト 5 つのユーザー LED (コアボード上に 1 つ、キャリアボード上に 4 つ)

www.alinx.com

8 / 57

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル
パート2: AC7200 コアボードの紹介
AC7200（コアボードモデル、以下同じ）FPGAコアボード。XILINXのARTIX-7シリーズ200T AC7200-2FGG484Iをベースにしています。高速、高帯域幅、大容量の高性能コアボードです。高速データ通信、ビデオ画像処理、高速データ取得などに適しています。
この AC7200 コアボードは、MICRON の MT41J256M16HA-125 DDR3 チップを 4 つ使用しており、各 DDR の容量は 32Gbit です。3 つの DDR チップは 25 ビットのデータバス幅に結合され、FPGA と DDRXNUMX 間の読み取り/書き込みデータ帯域幅は最大 XNUMXGb です。このような構成により、高帯域幅データ処理のニーズを満たすことができます。
AC7200 コアボードは、180V レベルの標準 IO ポート 3.3 個、15V レベルの標準 IO ポート 1.5 個、および 4 組の GTP 高速 RX/TX 差動信号を拡張します。大量の IO を必要とするユーザーにとって、このコアボードは最適な選択肢となります。さらに、FPGA チップとインターフェイス間の配線は等長で差動処理であり、コアボードのサイズはわずか 45*55 (mm) で、二次開発に最適です。

www.alinx.com

9 / 57

ARTIX-7 FPGA開発ボードAX7203 ユーザーマニュアル AC7200 コアボード（前面 View)

AC7200 コアボード（背面） View)
パート 2.1: FPGA チップ
前述のように、私たちが使用するFPGAモデルはAC7200-2FGG484Iで、XilinxのArtix-7シリーズに属しています。速度グレードは2、温度グレードはインダストリーグレードです。このモデルは484ピンのFGG484パッケージです。Xilinx ARTIX-7 FPGAチップの命名規則は次のとおりです。

ARTIX-7シリーズの具体的なチップモデルの定義

www.alinx.com

10 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

搭載FPGAチップFPGAチップAC7200の主なパラメータは次のとおりです。

ロジックセルに名前を付ける
スライス CLB フリップフロップブロック RAMkb DSP スライス
PCIe Gen2 XADC
GTPトランシーバースピードグレード
温度グレード

特定のパラメータ 215360 33650 269200 13140 740 1
1 XADC、12ビット、1Mbps AD 4 GTP6.6Gb/s最大 -2 産業用

FPGA電源システム Artix-7 FPGA電源は、V、CCINT V、CCBRAM V、CCAUX VCCO、VMGTAVCC、Vです。MGTAVTT VCCINTはFPGAコア電源ピンで、1.0Vに接続する必要があります。VCCBRAMはFPGAブロックRAMの電源ピンで、1.0Vに接続します。VCCAUXはFPGA補助電源ピンで、1.8Vに接続します。VCCOは電圧です。tageの

www.alinx.com

11 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル
FPGAの各BANK、BANK0、BANK13〜16、BANK34〜35。AC7200 FPGAコアボードでは、BANK34とBANK35はDDR3に接続する必要があります。tagBANK の接続は 1.5V で、voltag他のBANKのeは3.3Vです。 BANK15 と BANK16 の VCCO は LDO から電力を供給されており、LDO チップを交換することで変更できます。 VMGTAVCC は供給ボリュームですtage FPGA 内部 GTP トランシーバー、1.0V に接続。 VMGTAVTT は終了ボリュームですtagGTP トランシーバーの e、1.2V に接続。
Artix-7 FPGAシステムでは、電源投入シーケンスはVCCINT、VCCBRAM、VCCAUX、そして最後にVCCOで電源供給する必要があります。VCCINTとVCCBRAMの電圧が同じ場合、tage、同時に電源を入れることができます。力の順序tagエスが反転します。 GTP トランシーバーの電源投入シーケンスは、VCCINT、次に VMGTAVCC、次に VMGTAVTT です。 VCCINT と VMGTAVCC のボリュームが同じ場合tage、同時に電源を入れることができます。電源オフのシーケンスは、電源オンのシーケンスのちょうど逆です。
パート 2.2: アクティブ差動クリスタル
AC7200 コアボードには、Sitime アクティブ差動水晶が 200 つ搭載されています。9102 つは 200.00MHz、モデルは SiT3-125MHz で、FPGA のシステムメインクロックであり、DDR9102 制御クロックの生成に使用されます。もう 125 つは XNUMXMHz、モデルは SiTXNUMX -XNUMXMHz で、GTP トランシーバーのリファレンスクロック入力です。
パート 2.3: 200Mhz アクティブ差動クロック
図 1-3 の G1 は、開発ボードのシステムクロックソースを提供する 200M アクティブ差動クリスタルです。水晶出力は、FPGA の BANK34 グローバルクロックピン MRCC (R4 および T4) に接続されます。この 200Mhz 差動クロックは、FPGA 内のユーザーロジックを駆動するために使用できます。ユーザーは、FPGA 内の PLL と DCM を構成して、さまざまな周波数のクロックを生成できます。

www.alinx.com

12 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

200Mhz アクティブ差動水晶の回路図

コアボード上の200Mhzアクティブ差動水晶

200Mhz 差動クロックのピン割り当て
信号名 SYS_CLK_P SYS_CLK_N

FPGA ピン R4 T4

パート 2.4: 148.5Mhz アクティブ差動水晶
G2 は 148.5Mhz アクティブ差動水晶で、FPGA 内の GTP モジュールに提供される基準入力クロックです。水晶出力は、FPGA の GTP BANK216 クロックピン MGTREFCLK0P (F6) と MGTREFCLK0N (E6) に接続されます。

www.alinx.com

13 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

148.5Mhz アクティブ差動水晶の回路図

コアボード上の1148.5Mhzアクティブ差動水晶

125Mhz 差動クロックのピン割り当て

ネット名

FPGAピン

MGT_CLK0_P

MGT_CLK0_N

www.alinx.com

14 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

パート2.5：DDR3 DRAM

FPGA コアボード AC7200 には、Micron 4Gbit (512MB) DDR3 チップ、モデル MT41J256M16HA-125 (MT41K256M16HA-125 と互換性あり) が 3 つ搭載されています。DDR800 SDRAM の最大動作速度は 1600MHz (データレート 3Mbps) です。DDR34 メモリシステムは、FPGA の BANK 35 および BANK3 のメモリインターフェイスに直接接続されています。DDR4 SDRAM の具体的な構成は、表 1-XNUMX に示されています。

ビット番号 U5、U6

チップモデル MT41J256M16HA-125

容量 256M x 16ビット

ファクトリーマイクロン

DDR3 SDRAM 構成

DDR3 のハードウェア設計では、シグナルインテグリティを厳密に考慮する必要があります。 DDR3の高速・安定動作を実現するため、回路設計やPCB設計において抵抗・終端抵抗の整合、配線インピーダンスの制御、配線長の制御などを十分に考慮しています。

DDR3 DRAM 回路図

www.alinx.com

15 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

コアボード上のDDR3

DDR3 DRAM ピンの割り当て:

ネット名

FPGA ピン名

DDR3_DQS0_P

IO_L3P_T0_DQS_AD5P_35

DDR3_DQS0_N DDR3_DQS1_P DDR3_DQS1_N DDR3_DQS2_P DDR3_DQS2_N DDR3_DQS3_P DDR3_DQS3_N
DDR3_DQ[0] DDR3_DQ [1] DDR3_DQ [2] DDR3_DQ [3] DDR3_DQ [4] DDR3_DQ [5]

IO_L3N_T0_DQS_AD5N_35 IO_L9P_T1_DQS_AD7P_35 IO_L9N_T1_DQS_AD7N_35
IO_L15P_T2_DQS_35 IO_L15N_T2_DQS_35 IO_L21P_T3_DQS_35 IO_L21N_T3_DQS_35 IO_L2P_T0_AD12P_35 IO_L5P_T0_AD13P_35 IO_L1N_T0_AD4N_35
IO_L6P_T0_35 IO_L2N_T0_AD12N_35 IO_L5N_T0_AD13N_35

www.alinx.com

FPGA部品番号 E1 D1 K2 J2 M1 L1 P5 P4 C2 G1 A1 F3 B2 F1
16 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

DDR3_DQ [6]

IO_L1P_T0_AD4P_35

DDR3_DQ [7]

IO_L4P_T0_35

DDR3_DQ [8]

IO_L11P_T1_SRCC_35

DDR3_DQ [9]

IO_L11N_T1_SRCC_35

DDR3_DQ [10]

IO_L8P_T1_AD14P_35

DDR3_DQ [11]

IO_L10N_T1_AD15N_35

DDR3_DQ [12]

IO_L7N_T1_AD6N_35

DDR3_DQ [13]

IO_L10P_T1_AD15P_35

DDR3_DQ [14]

IO_L7P_T1_AD6P_35

DDR3_DQ [15]

IO_L12P_T1_MRCC_35

DDR3_DQ [16]

IO_L18N_T2_35

DDR3_DQ [17]

IO_L16P_T2_35

DDR3_DQ [18]

IO_L14P_T2_SRCC_35

DDR3_DQ [19]

IO_L17N_T2_35

DDR3_DQ [20]

IO_L14N_T2_SRCC_35

DDR3_DQ [21]

IO_L17P_T2_35

DDR3_DQ [22]

IO_L13N_T2_MRCC_35

DDR3_DQ [23]

IO_L18P_T2_35

DDR3_DQ [24]

IO_L20N_T3_35

DDR3_DQ [25]

IO_L19P_T3_35

DDR3_DQ [26]

IO_L20P_T3_35

DDR3_DQ [27]

IO_L22N_T3_35

DDR3_DQ [28]

IO_L23P_T3_35

DDR3_DQ [29]

IO_L24N_T3_35

DDR3_DQ [30]

IO_L24P_T3_35

DDR3_DQ [31]

IO_L22P_T3_35

DDR3_DM0

IO_L4N_T0_35

DDR3_DM1

IO_L8N_T1_AD14N_35

DDR3_DM2

IO_L16N_T2_35

DDR3_DM3

IO_L23N_T3_35

DDR3_A[0]

IO_L11N_T1_SRCC_34

AA4

DDR3_A[1]

IO_L8N_T1_34

AB2

DDR3_A[2]

IO_L10P_T1_34

AA5

DDR3_A[3]

IO_L10N_T1_34

AB5

DDR3_A[4]

IO_L7N_T1_34

AB1

DDR3_A[5]

IO_L6P_T0_34

www.alinx.com

17 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

DDR3_A[6] DDR3_A[7] DDR3_A[8] DDR3_A[9] DDR3_A[10] DDR3_A[11] DDR3_A[12] DDR3_A[13] DDR3_A[14] DDR3_BA[0] DDR3_BA[1] DDR3_BA[2] DDR3_S0 DDR3_RAS DDR3_CAS DDR3_WE DDR3_ODT DDR3_RESET DDR3_CLK_P DDR3_CLK_N DDR3_CKE

IO_L5P_T0_34 IO_L1P_T0_34 IO_L2N_T0_34 IO_L2P_T0_34 IO_L5N_T0_34 IO_L4P_T0_34 IO_L4N_T0_34 IO_L1N_T0_34 IO_L6N_T0_VREF_34 IO_L9N_T1_DQS_34 IO_L9P_T1_DQS_34 IO_L11P_T1_SRCC_34 IO_L8P_T1_34 IO_L12P_T1_MRCC_34 IO_L12N_T1_MRCC_34 IO_L7P_T1_34 IO_L14N_T2_SRCC_34 IO_L15P_T2_DQS_34 IO_L3P_T0_DQS_34 IO_L3N_T0_DQS_34 IO_L14P_T2_SRCC_34

W1 T1 V2 U2 Y1 W2 Y2 U1 V3 AA3 Y3 Y4 AB3 V4 W4 AA1 U5 W6 R3 R2 T5

www.alinx.com

18 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

パート2.6：QSPIフラッシュ

FPGAコアボードAC7200には128MBit QSPI FLASHが25つ搭載されており、モデルはW256Q3.3FVEIで、XNUMXV CMOSボリュームを使用しています。tage標準。 QSPI FLASHは不揮発性であるため、システムのブートイメージを保存するためのシステムのブートデバイスとして使用できます。これらのイメージには主にFPGAビットが含まれます fileARMアプリケーションコード、コアアプリケーションコード、その他のユーザーデータ fileQSPI FLASHの具体的なモデルと関連パラメータが表示されます。

ポジション U8

モデルN25Q128

容量 128M ビット

ファクトリーニューモニクス

QSPI フラッシュ仕様
QSPI FLASHはFPGAチップのBANK0とBANK14の専用ピンに接続されています。クロックピンはBANK0のCCLK0に接続され、その他のデータとチップセレクト信号はそれぞれBANK00のD03〜D14とFCSピンに接続されています。QSPI Flashのハードウェア接続を示しています。

QSPI フラッシュ回路図 QSPI フラッシュピン割り当て:

www.alinx.com

19 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

ネット名 QSPI_CLK QSPI_CS QSPI_DQ0 QSPI_DQ1 QSPI_DQ2 QSPI_DQ3

FPGA ピン名 CCLK_0
IO_L6P_T0_FCS_B_14 IO_L1P_T0_D00_MOSI_14 IO_L1N_T0_D01_DIN_14
IO_L2P_T0_D02_14 IO_L2N_T0_D03_14

FPGA部品番号 L12 T19 P22 R22 P21 R21

コアボード上のQSPI

www.alinx.com

20 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル
パート 2.7: コアボード上の LED ライト
AC3 FPGAコアボードには7200つの赤いLEDライトがあり、そのうち34つは電源インジケータライト（PWR）、XNUMXつは構成LEDライト（DONE）、もうXNUMXつはユーザーLEDライトです。コアボードに電源が投入されると、電源インジケータが点灯します。FPGAが構成されていると、構成LEDが点灯します。ユーザーLEDライトはBANKXNUMXのIOに接続されており、ユーザーはプログラムによってライトのオン/オフを制御できます。IOボリュームがtagユーザーLEDに接続されているeがハイの場合、ユーザーLEDはオフになります。接続IOボリュームがtage が低い場合、ユーザー LED が点灯します。LED ライトハードウェア接続の回路図を以下に示します。

コアボード上の LED ライトの回路図

コアボード上のLEDライトユーザーLEDピン割り当て

信号名 LED1

FPGAピン名IO_L15N_T2_DQS_34

FPGAピン番号W5

説明ユーザー LED

www.alinx.com

21 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル
パート 2.8: リセットボタン
AC7200 FPGAコアボードにはリセットボタンがあります。リセットボタンはFPGAチップのBANK34の通常のIOに接続されています。ユーザーはこのリセットボタンを使用してFPGAプログラムを初期化できます。デザインでボタンを押すと、信号ボリュームがtagIO への入力は低く、リセット信号は有効です。ボタンが押されていないときは、IO への信号入力は高くなります。リセットボタン接続の回路図を以下に示します。

リセットボタンの回路図

コアボードのリセットボタンリセットボタンのピン割り当て

信号名 RESET_N

ZYNQ ピン名 IO_L17N_T2_34

ZYNQ ピン番号 T6

説明 FPGAシステムリセット

www.alinx.com

22 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル
パート2.9：JTAG インタフェース
JTAG テストソケットJ1はAC7200コアボード上でJ用に予約されていますTAG コアボードを単独で使用する場合のダウンロードとデバッグ。図はJの回路図部分です。TAG TMS、TDI、TDO、TCK を含むポート。、GND、+3.3V の XNUMX つの信号です。

JTAG インターフェース図 JTAG AC1 FPGAコアボードのインターフェースJ7200は、6ピン2.54mmピッチの単列テストホールを使用します。JTAG コアボード上でデバッグするための接続には、6ピンの単列ピンヘッダーをはんだ付けする必要があります。JTAG AC1 FPGA コアボード上のインターフェイス J7200。
JTAG コアボード上のインターフェース

www.alinx.com

23 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル
パート 2.10: コアボード上の電源インターフェイス
AC7200 FPGA コアボードを単独で動作させるために、コアボードには 2PIN 電源インターフェイス (J3) が予約されています。ユーザーが 2PIN 電源インターフェイス (J3) を介してコアボードに電源を供給する場合、キャリアボードを介して電源を供給することはできません。そうしないと、電流の競合が発生する可能性があります。
コアボード上の電源インターフェース

www.alinx.com

24 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル
パート 2.11: 基板間コネクタ
コアボードには、合計 80 つの高速ボード間コネクタがあります。コアボードは、0.5 つの XNUMX ピンボード間コネクタを使用してキャリアボードに接続します。FPGA の IO ポートは、差動ルーティングによって XNUMX つのコネクタに接続されます。コネクタのピン間隔は XNUMX mm で、キャリアボード上のボード間コネクタに挿入して高速データ通信を行います。
コアボードには、合計 80 つの高速ボード間コネクタがあります。コアボードは、0.5 つの XNUMX ピンボード間コネクタを使用してキャリアボードに接続します。FPGA の IO ポートは、差動ルーティングによって XNUMX つのコネクタに接続されます。コネクタのピン間隔は XNUMX mm で、キャリアボード上のボード間コネクタに挿入して高速データ通信を行います。

ボード間コネクタCON1 80ピンのボード間コネクタCON1は、
VCCIN電源（+5V）とキャリアボードのグランドを使用して、FPGAの通常のIOを拡張します。ここで注意すべきことは、BANK15接続がDDR1に接続されているため、CON34の34ピンがBANK3のIOポートに接続されていることです。したがって、tagこのBANK34のすべてのIOの標準は1.5Vです。ボード間コネクタCON1のピン割り当て

CON1 ピン PIN1 PIN3 PIN5 PIN7 PIN9

信号名
GND 入力

FPGAピン数tageレベル

–

+5V

–

+5V

–

+5V

–

+5V

–

地面

CON1 ピン PIN2 PIN4 PIN6 PIN8 PIN10

信号名
VCCIN VCCIN VCCIN VCCIN
グランド

FPGAピン数tageレベル

–

+5V

–

+5V

–

+5V

–

+5V

–

地面

www.alinx.com

25 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

ピン11 ピン13 ピン15 ピン17 ピン19 ピン21 ピン23 ピン25 ピン27 ピン29 ピン31 ピン33 ピン35 ピン37 ピン39 ピン41 ピン43 ピン45 ピン47 ピン49 ピン51 ピン53 ピン55 ピン57 ピン59 ピン61 ピン63 ピン65 ピン67 ピン69 ピン71

NC NC NC NC GND B13_L5_P B13_L5_N B13_L7_P B13_L7_P GND B13_L3_P B13_L3_N B34_L23_P B34_L23_N GND B34_L18_N B34_L18_P B34_L19_P B34_L19_N GND XADC_VN XADC_VP NC NC GND B16_L1_N B16_L1_P B16_L4_N B16_L4_P GND B16_L6_N

Y13 AA14 AB11 AB12 AA13 AB13 Y8 Y7 AA6 Y6 V7 W7 M9 L10 F14 F13 E14 E13 D15

グランド 3.3V 3.3V 3.3V 3.3V グランド 3.3V 3.3V 1.5V 1.5V グランド 1.5V 1.5V 1.5V 1.5V グランド ADC ADC グランド 3.3V 3.3V 3.3V 3.3V グランド 3.3V

ピン12 ピン14 ピン16 ピン18 ピン20 ピン22 ピン24 ピン26 ピン28 ピン30 ピン32 ピン34 ピン36 ピン38 ピン40 ピン42 ピン44 ピン46 ピン48 ピン50 ピン52 ピン54 ピン56 ピン58 ピン60 ピン62 ピン64 ピン66 ピン68 ピン70 ピン72

NC NC B13_L4_P B13_L4_N GND B13_L1_P B13_L1_N B13_L2_P B13_L2_N GND B13_L6_P B13_L6_N B34_L20_P B34_L20_N GND B34_L21_N B34_L21_P B34_L22_P B34_L22_N GND NC B34_L25 B34_L24_P B34_L24_N GND NC NC NC NC GND NC

AA15 AB15 Y16 AA16 AB16 AB17 W14 Y14 AB7 AB6 V8 V9 AA8 AB8 –

3.3V 3.3V グランド 3.3V 3.3V 3.3V 3.3V グランド 3.3V 3.3V 1.5V 1.5V グランド 1.5V 1.5V 1.5V 1.5V グランド

1.5V

–

地面

–

地面

–

www.alinx.com

26 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

ボード間コネクタCON2 80ピンメス接続ヘッダーCON2は、通常の
FPGAのBANK13とBANK14のIO。ボリュームtag両方のBANKの標準は3.3Vです。ボード間コネクタCON2のピン割り当て

CON1ピン

信号名

ピン1 B13_L16_P

ピン3 B13_L16_N

ピン5 B13_L15_P

ピン7 B13_L15_N

ピン9

グランド

ピン11 B13_L13_P

ピン13 B13_L13_N

ピン15 B13_L12_P

ピン17 B13_L12_N

ピン19

グランド

ピン21 B13_L11_P

ピン23 B13_L11_N

ピン25 B13_L10_P

ピン27 B13_L10_N

ピン29

グランド

ピン31 B13_L9_N

ピン33 B13_L9_P

ピン35 B13_L8_N

ピン37 B13_L8_P

ピン39

グランド

ピン41 B14_L11_N

ピン43 B14_L11_P

ピン45 B14_L14_N

ピン47 B14_L14_P

FPGAピン W15 W16 T14 T15 V13 V14 W11 W12 Y11 Y12 V10 W10 AA11 AA10 AB10 AA9 V20 U20 V19 V18

巻tage レベル 3.3V 3.3V 3.3V 3.3V グランド 3.3V 3.3V 3.3V 3.3V グランド 3.3V 3.3V 3.3V 3.3V グランド 3.3V 3.3V 3.3V 3.3V グランド 3.3V 3.3V 3.3V 3.3V

CON1 ピン PIN2 PIN4 PIN6 PIN8 PIN10 PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48

信号名
B14_L16_P B14_L16_N B13_L14_P B13_L14_N
GND B14_L10_P B14_L10_N B14_L8_N B14_L8_P
GND B14_L15_N B14_L15_P B14_L17_P B14_L17_N
GND B14_L6_N B13_IO0 B14_L7_N B14_L7_P
GND B14_L4_P B14_L4_N B14_L9_P B14_L9_N

FPGAピン数tage

レベル

バージョン17

3.3V

W17

3.3V

15代

3.3V

バージョン15

3.3V

–

地面

AB21

3.3V

AB22

3.3V

AA21

3.3V

AA20

3.3V

–

地面

AB20

3.3V

AA19

3.3V

AA18

3.3V

AB18

3.3V

–

地面

T20

3.3V

Y17

3.3V

W22

3.3V

W21

3.3V

–

地面

T21

3.3V

21代

3.3V

Y21

3.3V

Y22

3.3V

www.alinx.com

27 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

ピン49 ピン51 ピン53 ピン55 ピン57 ピン59 ピン61 ピン63 ピン65 ピン67 ピン69 ピン71 ピン73 ピン75 ピン77 ピン79

GND B14_L5_N B14_L5_P B14_L18_N B14_L18_P
GND B13_L17_P B13_L17_N B14_L21_N B14_L21_P
GND B14_L22_P B14_L22_N B14_L24_N B14_L24_P
B14_IO0

R19 P19 U18 U17
T16 U16 P17 N17
P15 R16 R17 P16 P20

グランド 3.3V 3.3V 3.3V 3.3V グランド 3.3V 3.3V 3.3V 3.3V グランド 3.3V 3.3V 3.3V 3.3V 3.3V

ピン50 ピン52 ピン54 ピン56 ピン58 ピン60 ピン62 ピン64 ピン66 ピン68 ピン70 ピン72 ピン74 ピン76 ピン78 ピン80

GND B14_L12_N B14_L12_P B14_L13_N B14_L13_P
GND B14_L3_N B14_L3_P B14_L20_N B14_L20_P
GND B14_L19_N B14_L19_P B14_L23_P B14_L23_N B14_IO25

W20 W19 Y19 Y18
V22 U22 T18 R18
R14 P14 N13 N14 N15

アース 3.3V 3.3V 3.3V 3.3V
アース 3.3V 3.3V 3.3V 3.3V
グランド 3.3V 3.3V 3.3V 3.3V 3.3V

ボード間コネクタCON3 80ピンコネクタCON3は、
FPGAのBANK15とBANK16。さらに、XNUMXつのJTAG 信号も CON3 コネクタを介してキャリアボードに接続されます。巻tagBANK15とBANK16の標準はLDOチップで調整できます。デフォルトでインストールされているLDOは3.3Vです。他の標準レベルを出力したい場合は、適切なLDOに置き換えることができます。ボード間コネクタCON3のピン割り当て

CON1 ピン PIN1 PIN3 PIN5 PIN7

信号名
B15_IO0 B16_IO0 B15_L4_P B15_L4_N

FPGAピン J16 F15 G17 G18

巻tageレベル

CON1ピン

3.3V ピン2

3.3V ピン4

3.3V ピン6

3.3V

ピン8

信号名
B15_IO25 B16_IO25 B16_L21_N B16_L21_P

FPGAピン数tageレベル

M17

3.3V

F21

3.3V

A21

3.3V

B21

3.3V

www.alinx.com

28 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

ピン9 ピン11 ピン13 ピン15 ピン17 ピン19 ピン21 ピン23 ピン25 ピン27 ピン29 ピン31 ピン33 ピン35 ピン37 ピン39 ピン41 ピン43 ピン45 ピン47 ピン49 ピン51 ピン53 ピン55 ピン57 ピン59 ピン61 ピン63 ピン65 ピン67 ピン69 ピン71

GND B15_L2_P B15_L2_N B15_L12_P B15_L12_N
GND B15_L11_P B15_L11_N B15_L1_N B15_L1_P
GND B15_L5_P B15_L5_N B15_L3_N B15_L3_P
GND B15_L19_P B15_L19_N B15_L20_P B15_L20_N
GND B15_L14_P B15_L14_N B15_L21_P B15_L21_N
GND B15_L23_P B15_L23_N B15_L22_P B15_L22_N
GND B15_L24_P

G15 G16 J19 H19
J20 J21 G13 H13
J15 H15 H14 J14
K13 K14 M13 L13
L19 L20 K17 J17 L16 K16 L14 L15 M15

アース 3.3V 3.3V 3.3V 3.3V
アース 3.3V 3.3V 3.3V 3.3V
アース 3.3V 3.3V 3.3V 3.3V
アース 3.3V 3.3V 3.3V 3.3V
グランド 3.3V 3.3V 3.3V 3.3V グランド 3.3V 3.3V 3.3V 3.3V グランド 3.3V

ピン10 ピン12 ピン14 ピン16 ピン18 ピン20 ピン22 ピン24 ピン26 ピン28 ピン30 ピン32 ピン34 ピン36 ピン38 ピン40 ピン42 ピン44 ピン46 ピン48 ピン50 ピン52 ピン54 ピン56 ピン58 ピン60 ピン62 ピン64 ピン66 ピン68 ピン70 ピン72

GND B16_L23_P B16_L23_N B16_L22_P B16_L22_N
GND B16_L24_P B16_L24_N B15_L8_N B15_L8_P
GND B15_L7_N B15_L7_P B15_L9_P B15_L9_N
GND B15_L15_N B15_L15_P B15_L6_N B15_L6_P
GND B15_L13_N B15_L13_P B15_L10_P B15_L10_N
GND B15_L18_P B15_L18_N B15_L17_N B15_L17_P
GND B15_L16_P

E21 D21 E22 D22
G21 G22 G20 H20
H22 J22 K21 K22
M22 N22 H18 H17
K19 K18 M21 L21
N20 M20 N19 N18
M18

アース 3.3V 3.3V 3.3V 3.3V
アース 3.3V 3.3V 3.3V 3.3V
アース 3.3V 3.3V 3.3V 3.3V
アース 3.3V 3.3V 3.3V 3.3V
アース 3.3V 3.3V 3.3V 3.3V
アース 3.3V 3.3V 3.3V 3.3V
グランド 3.3V

www.alinx.com

29 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

ピン73 B15_L24_N

M16

3.3V

ピン74 B15_L16_N

L18

3.3V

ピン75

–

ピン76

–

PIN77 FPGA_TCK

バージョン12

3.3V

ピン78

FPGA_TDI

R13

3.3V

PIN79 FPGA_TDO

13代

3.3V

PIN80 FPGA_TMS

T13

3.3V

ボード間コネクタCON4 80ピンコネクタCON4は、通常のIOとGTPを拡張するために使用されます。
FPGA BANK16の高速データおよびクロック信号。tagBANK16のIOポートの標準は、LDOチップによって調整できます。デフォルトでインストールされているLDOは3.3Vです。ユーザーが他の標準レベルを出力したい場合は、適切なLDOに置き換えることができます。GTPの高速データとクロック信号は、コアボード上で厳密に差動ルーティングされます。データラインの長さは等しく、信号干渉を防ぐために一定の間隔が保たれています。ボード間コネクタのピン割り当てCON4

CON1 ピン PIN1 PIN3 PIN5 PIN7 PIN9 PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29

信号名
NC NC

FPGAピン数tageレベル –
–

CON1 ピン NC NC

–

アースNC

–

アース PIN10

–

ピン12

–

ピン14

グランド

–

アース PIN16

MGT_TX3_P

D7 差動ピン18

MGT_TX3_N

C7 差動 PIN20

グランド

–

アース PIN22

MGT_RX3_P D9 差動 PIN24

MGT_RX3_N

C9 差動 PIN26

グランド

- 接地

ピン28

MGT_TX1_P

D5 差動ピン30

信号名 FPGA ピン番号tage

レベル

–

グランド

–

地面

MGT_TX2_P

B6 ディファレンシャル

MGT_TX2_N

A6 ディファレンシャル

グランド

–

地面

MGT_RX2_P

B10 ディファレンシャル

MGT_RX2_N

A10 ディファレンシャル

グランド

–

地面

MGT_TX0_P

B4 ディファレンシャル

MGT_TX0_N

A4 ディファレンシャル

グランド

–

地面

MGT_RX0_P

B8 ディファレンシャル

www.alinx.com

30 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

ピン31 ピン33 ピン35 ピン37 ピン39 ピン41 ピン43 ピン45 ピン47 ピン49 ピン51 ピン53 ピン55 ピン57 ピン59 ピン61 ピン63 ピン65 ピン67 ピン69 ピン71 ピン73 ピン75 ピン77 ピン79

MGT_TX1_N GND
MG_RX1_P MG_RX1_N MG_RXXNUMX_P MG_RXXNUMX_N
GND B16_L5_P B16_L5_N B16_L7_P B16_L7_N
GND B16_L9_P B16_L9_N B16_L11_P B16_L11_N
GND B16_L13_P B16_L13_N B16_L15_P B16_L15_N
GND B16_L17_P B16_L17_N B16_L19_P B16_L19_N
NC

C5 D11 C11 E16 D16 B15 B16 A15 A16 B17 B18 C18 C19 F18 E18 A18 A19 D20 C20 –

差動接地
差動差動
アース 3.3V 3.3V 3.3V 3.3V
グランド 3.3V 3.3V 3.3V 3.3V グランド 3.3V 3.3V 3.3V 3.3V グランド 3.3V 3.3V 3.3V 3.3V

ピン32 ピン34 ピン36 ピン38 ピン40 ピン42 ピン44 ピン46 ピン48 ピン50 ピン52 ピン54 ピン56 ピン58 ピン60 ピン62 ピン64 ピン66 ピン68 ピン70 ピン72 ピン74 ピン76 ピン78 ピン80

MGT_RX0_N GND
MGT_CLK1_P MGT_CLK1_N
GND B16_L2_P B16_L2_N B16_L3_P B16_L3_N
GND B16_L10_P B16_L10_N B16_L12_P B16_L12_N
GND B16_L14_P B16_L14_N B16_L16_P B16_L16_N
GND B16_L18_P B16_L18_N B16_L20_P B16_L20_N
NC

A8 ディファレンシャル

–

地面

F10 ディファレンシャル

E10 ディファレンシャル

–

地面

F16

3.3V

E17

3.3V

C14

3.3V

C15

3.3V

–

地面

A13

3.3V

A14

3.3V

D17

3.3V

C17

3.3V

–

地面

E19

3.3V

D19

3.3V

B20

3.3V

A20

3.3V

–

地面

F19

3.3V

F20

3.3V

C22

3.3V

B22

3.3V

–

www.alinx.com

31 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル
パート 2.12: 電源
AC7200 FPGA コアボードはキャリアボード経由で DC5V 電源が供給され、単独で使用する場合、J3 インターフェイスから電源が供給されます。損傷を避けるため、J3 インターフェイスとキャリアボードから同時に電源を供給しないように注意してください。ボード上の電源設計図を示します。

コアボード上の電源回路図

開発ボードは+5Vで駆動され、3.3つのDC/DC電源チップTLV1.5RGTを介して+1.8V、+1.0V、+62130V、+3Vの3819方向電源に変換されます。出力電流はチャネルあたり最大5Aです。VCCIOは3つのLDOSPX3M15-16-15,16によって生成されます。VCCIOは主にFPGAのBANKXNUMXとBANKXNUMXに電力を供給します。ユーザーはBANKXNUMX、XNUMXのIOを異なる電圧に変更できます。tag1.5VはVTTとVREF電圧を生成します。tagDDR3 に必要な電力は、TI の TPS51200 を介して供給されます。GTP トランシーバーの 1.8V 電源 MGTAVTT MGTAVCC は、TI の TPS74801 チップによって生成されます。各電源分配の機能を次の表に示します。

www.alinx.com

32 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

電源 +1.0V +1.8V +3.3V +1.5V
VREF、VTT(+0.75V) MVCCIP(+3.3V) MGTAVTT(+1.2V)
MGTVCCAU(+1.8V)

機能FPGAコアVoltage FPGA補助ボリュームtage、FPGAのBank74801、Bank0、Bank13のTPS14電源VCCIO、QSIP FLASH、クロッククリスタルDDR3、FPGAのBank34、Bank35
DDR3 FPGA バンク 15、バンク 16 FPGA の GTP トランシーバーバンク 216 FPGA の GTP トランシーバーバンク 216

Artix-7 FPGA の電源にはパワーオンシーケンス要件があるため、回路設計ではチップの電源要件に従って設計しており、パワーオンは 1.0V->1.8V->(1.5V) です。 V、3.3V、VCCIO) および 1.0V-> MGTAVCC -> MGTAVTT、チップの正常な動作を保証する回路設計。

パート 2.13: 構造図

www.alinx.com

33 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル
パート3: キャリアボード

パート3.1: キャリアボードの概要
これまでの機能紹介を通じて、キャリアボード部分の機能を理解することができます
1チャンネルPCIe x4高速データ転送インターフェース2チャンネル10/100M/1000MイーサネットRJ-45インターフェース1チャンネルHDMIビデオ入力インターフェース1チャンネルHDMIビデオ出力インターフェース1チャンネルUSB Uart通信インターフェース1SDカードスロットXADAインターフェースEEPROM2チャンネル40ピン拡張ポートJTAG デバッグインターフェース 2つの独立したキー 4つのユーザーLEDライト

www.alinx.com

34 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

パート3.2：ギガビットイーサネットインターフェイス

AX7203 FPGA開発ボードは、ユーザーに2チャネルを提供します。

Micrel KSZ9031RNXによるギガビットネットワーク通信サービス

イーサネットPHYチップ。KSZ9031RNXチップは10/100/1000 Mbpsをサポートします。

ネットワーク伝送速度を制御し、GMIIを介してFPGAと通信する

インターフェース。KSZ9031RNXはMDI/MDXアダプテーション、さまざまな速度をサポート

適応、マスター/スレーブ適応、およびPHY用MDIOバスのサポート

レジスター管理。

KSZ9031RNXは、特定のIOのレベルステータスを検出し、

電源投入後の動作モードを決定する。表3-1-1は、

GPHY チップの電源投入後のデフォルトのセットアップ情報。

設定ピンの説明

構成値

PHYAD[2:0] CLK125_EN
SELRGV AN[1:0] RX遅延 TX遅延

MDIO/MDC モード PHY アドレス 3.3V、2.5V、1.5/1.8V 電圧tage選択自動ネゴシエーション設定
RXクロック2ns遅延 TXクロック2ns遅延 RGMIIまたはGMII選択

PHYアドレス011 3.3V
(10/100/1000M) 適応遅延遅延GMII

表3-2-1: PHYチップのデフォルト設定値

ネットワークがギガビットイーサネットに接続されている場合、FPGAとPHYチップKSZ9031RNXのデータ伝送はGMIIバスを介して通信され、伝送クロックは125Mhzです。受信クロックE_RXCはPHYチップによって提供され、送信クロックE_GTXCはFPGAによって提供され、データはsamp時計の立ち上がりエッジで主導権を握ります。
ネットワークが100Mイーサネットに接続されている場合、FPGAとPHYチップKSZ9031RNXのデータ伝送はGMIIバスを介して通信され、伝送クロックは25Mhzです。受信クロックE_RXCはPHYチップによって提供され、送信クロックE_GTXCはFPGAによって提供され、データは

www.alinx.com

35 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアルamp時計の立ち上がりエッジで主導権を握ります。
図3-2-1: ギガビットイーサネットインターフェースの概略図

図3-3-2: キャリアボード上のギガビットイーサネットインターフェース

www.alinx.com

36 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

ギガビットイーサネットチップPHY1のピン割り当ては次のとおりです。

信号名 E1_GTXC E1_TXD0 E1_TXD1 E1_TXD2 E1_TXD3 E1_TXEN E1_RXC E1_RXD0 E1_RXD1 E1_RXD2 E1_RXD3 E1_RXDV E1_MDC E1_MDIO E1_RESET

FPGA ピン番号 E18 C20 D20 A19 A18 F18 B17 A16 B18 C18 C19 A15 B16 B15 D16

説明 PHY1 RGMII送信クロック
PHY1 送信データビット0 PHY1 送信データビット1 PHY1 送信データビット2 PHY1 送信データビット3 PHY1 送信イネーブル信号 PHY1 RGMII 受信クロック PHY1 受信データビット0 PHY1 受信データビット1 PHY1 受信データビット2 PHY1 受信データビット3 PHY1 受信データ有効信号 PHY1 管理クロック PHY1 管理データ
PHY1 リセット信号

ギガビットイーサネットチップPHY2のピン割り当ては次のとおりです。

信号名 E2_GTXC E2_TXD0 E2_TXD1 E2_TXD2 E2_TXD3 E2_TXEN E2_RXC E2_RXD0 E2_RXD1 E2_RXD2 E2_RXD3 E2_RXDV E2_MDC E2_MDIO E2_RESET

FPGA ピン番号 A14 E17 C14 C15 A13 D17 E19 A20 B20 D19 C17 F19 F20 C22 B22

説明 PHY2 RGMII送信クロック
PHY2 送信データビット0 PHY2 送信データビット1 PHY2 送信データビット2 PHY2 送信データビット3 PHY2 送信イネーブル信号 PHY2 RGMII 受信クロック PHY2 受信データビット0 PHY2 受信データビット1 PHY2 受信データビット2 PHY2 受信データビット3 PHY2 受信データ有効信号 PHY2 管理クロック PHY2 管理データ
PHY2 リセット信号

www.alinx.com

37 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル
パート 3.3: PCIe x4 インターフェイス
AX7203 FPGA 開発ボードは、産業グレードの高速データ転送 PCIe x4 インターフェイスを提供します。PCIE カードインターフェイスは、標準の PCIe カードの電気仕様に準拠しており、通常の PC の x4 PCIe スロットで直接使用できます。
PCIe インターフェースの送信信号と受信信号は、FPGA の GTP トランシーバーに直接接続されます。5 つのチャネルの TX 信号と RX 信号は差動信号で FPGA に接続され、単一チャネルの通信速度は最大 7203G ビット帯域幅になります。PCIe リファレンスクロックは、PC の PCIe スロットから 100Mhz のリファレンスクロック周波数で AXXNUMX FPGA 開発ボードに提供されます。
AX7203 FPGA開発ボードのPCIeインターフェースの設計図を図3-3-1に示します。ここでは、TX送信信号とリファレンスクロックCLK信号がAC結合モードで接続されています。

図3-3-1: PCIex4回路図

www.alinx.com

38 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

図3-3-2: キャリアボード上のPCIex4

PCIex4 インターフェースピン割り当て:

信号名

FPGAピン

PCIE_RX0_P

D11

PCIE_RX0_N

C11

PCIE_RX1_P

PCIE_RX1_N

PCIE_RX2_P

B10

PCIE_RX2_N

A10

PCIE_RX3_P

PCIE_RX3_N

PCIE_TX0_P

PCIE_TX0_N

PCIE_TX1_P

PCIE_TX1_N

PCIE_TX2_P

PCIE_TX2_N

PCIE_TX3_P

PCIE_TX3_N

PCIE_CLK_P

F10

PCIE_CLK_N

E10

説明 PCIE チャネル 0 データ受信正 PCIE チャネル 0 データ受信負 PCIE チャネル 1 データ受信正 PCIE チャネル 1 データ受信負 PCIE チャネル 2 データ受信正 PCIE チャネル 2 データ受信負 PCIE チャネル 3 データ受信正 PCIE チャネル 3 データ受信負 PCIE チャネル 0 データ送信正 PCIE チャネル 0 データ送信負 PCIE チャネル 1 データ送信正 PCIE チャネル 1 データ送信負 PCIE チャネル 2 データ送信正 PCIE チャネル 2 データ送信負 PCIE チャネル 3 データ送信正 PCIE チャネル 3 データ送信負
PCIE リファレンスクロック正 PCIE リファレンスクロック負

www.alinx.com

39 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル
パート3.4: HDMI出力インターフェース
HDMI 出力インターフェイス、Silion Image の SIL9134 HDMI (DVI) エンコーディングチップを選択し、最大 1080P@60Hz 出力をサポートし、3D 出力をサポートします。
SIL9134のIIC構成インターフェースもFPGAのIOに接続されています。SIL9134はFPGAプログラミングによって初期化および制御されます。HDMI出力インターフェースのハードウェア接続を図3-4-1に示します。

図3-4-1: HDMI出力回路図

図3-4-1: キャリアボード上のHDMI出力

www.alinx.com

40 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

HDMI入力ピンの割り当て:
信号名 9134_nRESET
9134_CLK 9134_HS 9134_VS 9134_DE 9134_D[0] 9134_D[1] 9134_D[2] 9134_D[3] 9134_D[4] 9134_D[5] 9134_D[6] 9134_D[7] 9134_D[8] 9134_D[9] 9134_D[10] 9134_D[11] 9134_D[12] 9134_D[13] 9134_D[14] 9134_D[15] 9134_D[16] 9134_D[17] 9134_D[18] 9134_D[19] 9134_D[20] 9134_D[21] 9134_D[22] 9134_D[23]

FPGA ピン J19 M13 T15 T14 V13 V14 H14 J14 K13 K14 L13 L19 L20 K17 J17 L16 K16 L14 L15 M15 M16 L18 M18 N18 N19 M20 N20 L21 M21

www.alinx.com

41 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル
パート3.5: HDMI入力インターフェース
HDMI 出力インターフェース、Silion Image の SIL9013 HDMI デコーダーチップを選択し、最大 1080P@60Hz の入力をサポートし、さまざまな形式のデータ出力をサポートします。
SIL9013のIIC構成インターフェースはFPGAのIOに接続されています。SIL9013はFPGAプログラミングによって初期化および制御されます。HDMI入力インターフェースのハードウェア接続を図3-5-1に示します。

図3-5-1: HDMI入力回路図

図3-5-2: キャリアボード上のHDMI入力

www.alinx.com

42 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

HDMI入力ピンの割り当て:
信号名 9013_nRESET
9013_CLK 9013_HS 9013_VS 9013_DE 9013_D[0] 9013_D[1] 9013_D[2] 9013_D[3] 9013_D[4] 9013_D[5] 9013_D[6] 9013_D[7] 9013_D[8] 9013_D[9] 9013_D[10] 9013_D[11] 9013_D[12] 9013_D[13] 9013_D[14] 9013_D[15] 9013_D[16] 9013_D[17] 9013_D[18] 9013_D[19] 9013_D[20] 9013_D[21] 9013_D[22] 9013_D[23]

FPG ピン番号 H19 K21 K19 K18 H17 H18 N22 M22 K22 J22 H22 H20 G20 G22 G21 D22 E22 D21 E21 B21 A21 F21 M17 J16 F15 G17 G18 G15 G16

www.alinx.com

43 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル
パート 3.6: SD カードスロット
SDカード（Secure Digital Memory Card）は、半導体フラッシュメモリプロセスに基づくメモリカードです。1999年に日本のパナソニックが主導する構想によって完成し、参加した米国の東芝とサンディスクがかなりの研究開発を行いました。2000年に、これらの企業はSDアソシエーション（Secure Digital Association）を立ち上げました。このアソシエーションは強力なラインナップを持ち、多数のベンダーを引き付けました。これには、IBM、Microsoft、Motorola、NEC、Samsungなどが含まれます。これらの大手メーカーの牽引により、SDカードは消費者向けデジタルデバイスで最も広く使用されているメモリカードになりました。
SD カードは非常に一般的なストレージデバイスです。拡張 SD カードは SPI モードと SD モードをサポートしています。使用する SD カードは MicroSD カードです。回路図を図 3-6-1 に示します。

図3-6-1: SDカードの回路図

www.alinx.com

44 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

図3-6-2: キャリアボード上のSDカードスロット

SDカードスロットのピン割り当て：
信号名 SD_CLK SD_CMD SD_CD_N SD_DAT0 SD_DAT1 SD_DAT2 SD_DAT3

SDモード

FPGA ピン AB12 AB11 F14 AA13 AB13 Y13 AA14

パート3.7：USBからシリアルポート
AX7203 FPGA開発ボードには、Silicon Labs CP2102GMのUSB-UARチップが含まれています。USBインターフェースはMINI USBインターフェースを使用します。USBケーブルでシリアルデータ通信を行うために、上位PCのUSBポートに接続できます。USB Uart回路設計の回路図を図3-7-1に示します。

www.alinx.com

45 /

ARTIX-7 FPGA開発ボードAX7203 ユーザーマニュアル図3-7-1: USBからシリアルポートへの回路図

図3-7-2: キャリアボード上のUSBからシリアルポート
シリアルポート信号には3つのLEDインジケータ（LED4とLED3）が設定されており、PCB上のシルクスクリーンにはTXとRXが表示され、シリアルポートにデータの送信または受信があることを示しています（次の図3-3-XNUMXを参照）。

図3-7-3: シリアルポート通信LEDインジケータの回路図

www.alinx.com

46 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

USBからシリアルポートへのピン割り当て:
信号名 UART1_RXD UART1_TXD

FPGA ピン P20 N15

パート3.8: EEPROM 24LC04
AX7013キャリアボードには、モデル24LC04のEEPROMが搭載されており、容量は4Kビット（2*256*8ビット）です。256つの2バイトブロックで構成され、IICバスを介して通信します。オンボードEEPROMは、IICバスとの通信方法を学習するためのものです。EEPROMのI14C信号は、FPGA側のBANK3 IOポートに接続されています。下の図8-1-XNUMXは、EEPROMの設計を示しています。

図3-8-1: EEPROM回路図

図3-8-2: キャリアボード上のEEPROM

www.alinx.com

47 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

EEPROM ピン割り当て
ネット名 EEPROM_I2C_SCL EEPROM_I2C_SDA

FPGA ピン F13 E14

パート3.9: 拡張ヘッダー
キャリアボードには、0.1インチ間隔の標準40ピン拡張ポートJ11とJ13が40つ用意されており、ALINXモジュールまたはユーザーが設計した外部回路を接続するために使用されます。拡張ポートには1個の信号があり、そのうち5チャネル2V電源、3.3チャネル3V電源、34チャネルグランド、および5個のIOがあります。FPGAの焼損を避けるため、IOを5Vデバイスに直接接続しないでください。XNUMXV機器を接続する場合は、レベル変換チップを接続する必要があります。
33オームの抵抗が拡張ポートとFPGA接続の間に直列に接続され、FPGAを外部電圧から保護します。tag拡張ポート（J11）の回路を図3-9-1に示します。

図3-9-1: 拡張ヘッダーJ11回路図

www.alinx.com

48 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル
図 3-9-2 は、キャリアボード上の J4 拡張ポートの詳細を示しています。拡張ポートの Pin1 と Pin2 は、ボード上にすでにマークされています。

図3-9-2: キャリアボード上の拡張ヘッダーJ11

J11 拡張ヘッダーのピン割り当て

ピン番号

FPGAピン

ピン番号

FPGAピン

グランド

+5V

P16

R17

R16

P15

17円

P17

16代

T16

17代

18代

P19

R19

バージョン18

バージョン19

20代

バージョン20

AA9

AB10

AA10

AA11

W10

バージョン10

Y12

Y11

W12

W11

AA15

AB15

Y16

AA16

AB16

AB17

W14

Y14

グランド

+3.3V

www.alinx.com

49 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

図3-9-3: 拡張ヘッダーJ13回路図
図 3-9-4 は、キャリアボード上の J13 拡張ポートの詳細を示しています。拡張ポートの Pin1 と Pin2 は、ボード上にすでにマークされています。

図3-9-4: キャリアボード上の拡張ヘッダーJ13

J13 拡張ヘッダーのピン割り当て

ピン番号

FPGAピン

グランド

W16

バージョン17

15代

ピン番号 2 4 6 8

FPGAピン +5V W15 W17 V15

www.alinx.com

50 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

AB21

AB22

AA21

AA20

AB20

AA19

AA18

AB18

T20

Y17

W22

W21

T21

21代

Y21

Y22

W20

W19

Y19

Y18

バージョン22

22代

T18

R18

R14

P14

13円

14円

グランド

+3.3V

パート3.10：JTAG インタフェース
AJTAG AX7203 FPGAキャリアボードには、FPGAプログラムやファームウェアをFLASHにダウンロードするためのインターフェイスが予約されています。ホットプラグによるFPGAチップの損傷を防ぐために、Jに保護ダイオードが追加されています。TAG 信号は、ボリュームtagFPGA チップの損傷を回避するために、信号の e は FPGA が許容する範囲内である必要があります。

図3-10-1: JTAG インターフェースの回路図

www.alinx.com

51 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル
図3-10-2: JTAG キャリアボード上のインターフェース
Jのホットスワップには注意してくださいTAG ケーブルが差し込まれたり抜かれたりします。
パート 3.11: XADC インターフェイス (デフォルトではインストールされません)
AX7203 キャリアボードには拡張 XADC コネクタインターフェイスがあり、コネクタは 2×8 0.1 インチピッチの 12 列ピンを使用します。XADC インターフェイスは、1 組の ADC 差動入力インターフェイスを FPGA の 0 ビット 9Msps アナログ - デジタルコンバータに拡張します。3 組の差動インターフェイスは FPGA の専用差動アナログ入力チャネル VP/VN に接続され、他の 11 組は補助アナログ入力チャネル (アナログチャネル 1 とアナログチャネル XNUMX) に差動接続されます。図 XNUMX-XNUMX-XNUMX は、XNUMX つの差動 XADC 入力用に設計されたアンチエイリアシングフィルタを示しています。

図3-11-1: アンチエイリアシングフィルタの概略図

www.alinx.com

52 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

図3-11-2: XADCコネクタ回路図

図3-11-3: キャリアボード上のXADCコネクタ

XADC ピン割り当て

XADC インターフェース

FPGAピン入力 ampリチュード

説明

12 56 910

VP_0:L10 VN_0:M9 AD9P:J15 AD9N:H15 AD0P:H13 AD0N:G13

ピークツーピーク1V FPGA固有のXADC入力チャネル

ピークツーピーク 1V ピークツーピーク 1V

FPGA 支援 XADC 入力チャネル 9 (通常の IO として使用可能)
FPGA 支援 XADC 入力チャネル 0 (通常の IO として使用可能)

パート3.12: キー
AX7203 FPGAキャリアボードには、KEY1〜KEY2のXNUMXつのユーザーキーが含まれています。すべてのキーはFPGAの通常のIOに接続されています。キーはアクティブローです。キーが押されると、IO入力ボリュームがtagFPGAのeは低いです。キーが押されていない場合、IO入力ボリュームtagFPGAのeは高いです。キー部分の回路を図3-12-1に示します。

www.alinx.com

53 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

図3-12-1: キー回路図

図3-13-2: キャリアボード上のXNUMXつのキー

キーピン割り当て
ネット名 KEY1 KEY2

FPGA ピン J21 E13

パート3.13: LEDライト
AX7203 FPGAキャリアボードには1つの赤色LEDがあり、そのうち4つは電源インジケータ（PWR）、1つはUSB Uartデータ送受信インジケータ、4つはユーザーLEDライト（LEDXNUMX〜LEDXNUMX）です。ボードの電源がオンになると、電源インジケータが点灯します。ユーザーLEDXNUMX〜LEDXNUMXはFPGAの通常のIOに接続されています。IOボリュームがtagユーザー LED に接続されている LED がローレベルに設定されている場合、ユーザー LED が点灯します。接続された IO ボリュームがtageが高レベルに設定されている場合、ユーザーLEDは消灯します。

www.alinx.com

54 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル
ユーザーLEDハードウェア接続の概略図を図3-13-1に示します。

図3-13-1: ユーザーLED回路図

図3-13-2: キャリアボード上のユーザーLED

ユーザー LED ライトのピン割り当て
信号名 LED1 LED2 LED3 LED4

FPGA ピン B13 C13 D14 D15

パート 3.14: 電源
電力入力ボリュームtagAX7203 FPGA 開発ボードの電源は DC12V です。開発ボードは PCIe インターフェイスからの電源供給もサポートしており、ATX シャーシ電源 (12V) からの直接電源供給もサポートしています。

www.alinx.com

55 /

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル
図3-14-1: AX7203 FPGAボードの電源供給方法 FPGAキャリアボードは+12V電圧をtag5チャネルDC/DC電源チップMP3.3を介して、+1.8V、+1.2V、+4V、+1482Vの5方向電源に変換されます。さらに、FPGAキャリアボード上の+7100V電源は、ボード間コネクタを介してAC3B FPGAコアボードに電力を供給します。拡張時の電源設計を図14-2-XNUMXに示します。

図3-14-2: キャリアボード上の電源回路図

www.alinx.com

56 /

ARTIX-7 FPGA開発ボードAX7203ユーザーマニュアル図3-14-3:キャリアボード上の電源回路

www.alinx.com

57 /

ドキュメント / リソース

ALINX AX7203 FPGA 開発ボード [pdf] ユーザーマニュアル
AX7203 FPGA 開発ボード、AX7203、FPGA 開発ボード、開発ボード、ボード

参考文献

ユーザーマニュアル

AX7203 FPGA 開発ボード

製品情報

ARTIX-7 FPGA 開発ボード AX7203 ユーザーマニュアル

パート 1: FPGA 開発ボードの概要

パート2: AC7200 コアボードの紹介

製品使用説明書

ドキュメント / リソース

参考文献

コメントを残す

返信をキャンセル