インテル Nios V プロセッサー FPGA IP

Nios® V プロセッサー インテル® FPGA IP リリースノート

インテル® FPGA IP バージョン (XYZ) 番号は、インテル Quartus® Prime 開発ソフトウェアの各バージョンで変わる可能性があります。 変更:

• X は、IP のメジャー リビジョンを示します。 インテル Quartus Prime ソフトウェアを更新する場合、IP を再生成する必要があります。
• Y は、IP に新しい機能が含まれていることを示します。 IP を再生成して、これらの新機能を含めます。
• Z は、IP に小さな変更が含まれていることを示します。 IP を再生成して、これらの変更を含めます。

関連情報

• Nios V プロセッサ リファレンス マニュアル
  Nios V プロセッサーのパフォーマンス・ベンチマーク、プロセッサー・アーキテクチャー、プログラミング・モデル、およびコア実装に関する情報を提供します (インテル Quartus Prime プロ・エディション ユーザーガイド)。
• Nios II およびエンベデッド IP のリリース ノート
• Nios V エンベデッド プロセッサ デザイン ハンドブック
  ツールを最も効果的に使用する方法を説明し、設計スタイルを推奨し、Nios® V プロセッサーとインテルが提供するツールを使用して組み込みシステムを開発、デバッグ、および最適化する方法を説明します (インテル Quartus Prime プロ・エディション ユーザーガイド)。
• Nios® V プロセッサー ソフトウェア開発者ハンドブック
  Nios® V プロセッサー・ソフトウェア開発環境、利用可能なツール、および Nios® V プロセッサーで実行するソフトウェアをビルドするプロセスについて説明します (インテル Quartus Prime プロ・エディション・ユーザーガイド)。

Nios® V/m プロセッサー インテル FPGA IP (インテル Quartus Prime プロ・エディション) リリースノート

Nios® V/m プロセッサー インテル FPGA IP v22.4.0

表 1. v22.4.0 2022.12.19

インテル Quartus Prime バージョン	説明	インパクト
22.4	Nios® V プロセッサー ex を移行ampインテル FPGA デザイン・ストアにデザインをファイルします。 Nios V/m プロセッサで Zephyr RTOS を有効にしました。	–

Nios V/m プロセッサー Intel FPGA IP v22.3.0

表 2. v22.3.0 2022.09.26

インテル Quartus Prime バージョン	説明	インパクト
22.3	強化されたプリフェッチ ロジック。 次のパフォーマンスとベンチマークの数値を更新しました。 — FMAX - エリア — ドライストーン — コアマーク  _hw から例外 Offset および例外 Agent パラメータを削除します。 tcl。 注記： BSP 生成のみに影響を与えました。 RTL や回路への影響はありません。 変更されたデバッグ リセット: — ndm_reset_in ポートを追加 — dbg_reset を dbg_reset_out に名前変更しました。	–

Nios V/m プロセッサー Intel FPGA IP v21.3.0

表 3. v21.3.0 2022.06.21

インテル Quartus Prime バージョン	説明	インパクト
22.2	リセット要求インターフェースを追加 ラッチ インターフェイスの原因となった未使用の信号を削除 デバッグ リセットの問題を修正: — ndmreset のルーティングを更新して、デバッグ モジュールがリセットされないようにしました。	–

Nios V/m プロセッサー Intel FPGA IP v21.2.0

表 4. v21.2.0 2022.04.04

インテル Quartus Prime バージョン	説明	インパクト
22.1	新デザインex追加ampNios V/m プロセッサー インテル FPGA IP コアのパラメーター・エディターのファイル: — UC/TCP-IP IPerf Exampルデザイン — UC/TCP-IP シンプルソケットサーバー Exampルデザイン	–
	バグ修正: — MARCHID、MIMPID、および MVENDORID CSR への信頼できないアクセスを引き起こす問題に対処しました。 — デバッグ モジュールからのリセット機能を有効にして、デバッガを介してコアをリセットできるようにしました。 — トリガーのサポートを有効にしました。 Nios V プロセッサ コアは 1 つのトリガーをサポートします。 — 報告された合成の警告とリントの問題に対処しました。 — 戻りベクトルの破損の原因となったデバッグ ROM の問題に対処しました。 — デバッグ モジュールから GPR 31 にアクセスできない問題を修正しました。	–

Nios V/m プロセッサー Intel FPGA IP v21.1.1

表 5. v21.1.1 2021.12.13

インテル Quartus Prime バージョン	説明	インパクト
21.4	バグ修正: — トリガー レジスタにアクセスできるが、トリガーがサポートされていない問題が修正されました。	トリガー レジスタにアクセスするときに、不正な命令例外が表示されました。
	新しいデザイン Ex を追加ampNios V/m プロセッサー インテル FPGA IP コアのパラメーター・エディターのファイル。 — GSFI ブートローダ Exampルデザイン — SDM ブートローダ Exampルデザイン	–

Nios V/m プロセッサー Intel FPGA IP v21.1.0

表 6. v21.1.0 2021.10.04

インテル Quartus Prime バージョン	説明	インパクト
21.3	初回リリース	–

Nios V/m プロセッサー インテル FPGA IP (インテル Quartus Prime スタンダード・エディション) リリースノート

Nios V/m プロセッサー Intel FPGA IP v1.0.0

表 7. v1.0.0 2022.10.31

インテル Quartus Prime バージョン	説明	インパクト
22.1日	初回リリース。	–

アーカイブ

インテル Quartus Prime プロ・エディション

Nios V プロセッサ リファレンス マニュアルのアーカイブ

このユーザー ガイドの最新および以前のバージョンについては、次を参照してください。 Nios® V プロセッサーのリファレンス マニュアル。 IP またはソフトウェア バージョンがリストされていない場合は、以前の IP またはソフトウェア バージョンのユーザー ガイドが適用されます。
IP バージョンは、v19.1 までの インテル Quartus Prime Design Suite ソフトウェアのバージョンと同じです。 インテル Quartus Prime Design Suite ソフトウェアのバージョン 19.2 以降から、IP コアには新しい IP バージョニング スキームがあります。

Nios V エンベデッド プロセッサ デザイン ハンドブック アーカイブ

このユーザー ガイドの最新および以前のバージョンについては、次を参照してください。 Nios® V エンベデッド プロセッサー デザイン ハンドブック. IP またはソフトウェア バージョンがリストされていない場合は、以前の IP またはソフトウェア バージョンのユーザー ガイドが適用されます。

IP バージョンは、v19.1 までの インテル Quartus Prime Design Suite ソフトウェアのバージョンと同じです。 インテル Quartus Prime Design Suite ソフトウェアのバージョン 19.2 以降から、IP コアには新しい IP バージョニング スキームがあります。

Nios V プロセッサー ソフトウェア開発者ハンドブック アーカイブ

このユーザー ガイドの最新および以前のバージョンについては、次を参照してください。 Nios® V プロセッサー ソフトウェア開発者ハンドブック。 IP またはソフトウェア バージョンがリストされていない場合は、以前の IP またはソフトウェア バージョンのユーザー ガイドが適用されます。

IP バージョンは、v19.1 までの インテル Quartus Prime Design Suite ソフトウェアのバージョンと同じです。 インテル Quartus Prime Design Suite ソフトウェアのバージョン 19.2 以降から、IP コアには新しい IP バージョニング スキームがあります。

インテル Quartus Prime スタンダード・エディション

インテル Quartus Prime スタンダード・エディションの Nios V プロセッサーについては、以下のユーザーガイドを参照してください。

関連情報

• Nios® V エンベデッド プロセッサー デザイン ハンドブック
  ツールを最も効果的に使用する方法を説明し、設計スタイルを推奨し、Nios® V プロセッサーとインテルが提供するツールを使用して組み込みシステムを開発、デバッグ、最適化する方法を説明します (インテル Quartus Prime スタンダード・エディションのユーザーガイド)。
• Nios® V プロセッサー・リファレンス・マニュアル
  Nios V プロセッサーのパフォーマンス・ベンチマーク、プロセッサー・アーキテクチャー、プログラミング・モデル、およびコア実装に関する情報を提供します (インテル Quartus Prime スタンダード・エディション ユーザーガイド)。
• Nios® V プロセッサー ソフトウェア開発者ハンドブック
  Nios® V プロセッサーのソフトウェア開発環境、利用可能なツール、および Nios® V プロセッサーで実行するソフトウェアをビルドするプロセスについて説明します (インテル Quartus Prime スタンダード・エディションのユーザーガイド)。

インテルコーポレーション。 全著作権所有。 Intel、Intel ロゴ、およびその他の Intel マークは、Intel Corporation またはその子会社の商標です。 インテルは、インテルの標準保証に従って、FPGA および半導体製品の性能を現在の仕様に合わせて保証しますが、予告なしにいつでも製品およびサービスを変更する権利を留保します。 インテルは、インテルが書面で明示的に同意した場合を除き、ここに記載されている情報、製品、またはサービスの適用または使用から生じる一切の責任を負わないものとします。 インテルのお客様は、公開されている情報を信頼したり、製品やサービスを注文したりする前に、最新バージョンのデバイス仕様を入手することをお勧めします。
*その他の名称およびブランドは、一般に各社の所有物である場合があります。

オンライン版
フィードバックを送信

カスタマーサポート

ドキュメント / リソース

インテル Nios V プロセッサー FPGA IP [pdf] ユーザーガイド Nios V プロセッサー FPGA IP、プロセッサー FPGA IP、FPGA IP

参考文献

• ユーザーマニュアル