eSRAM インテル FPGA IP
製品情報
この製品は、Intel Quartus Prime Design Suite ソフトウェアと互換性のある Intel FPGA IP です。IP には、v19.1 までのソフトウェア バージョンに一致するさまざまなバージョンがあります。ソフトウェア バージョン 19.2 以降では、Intel FPGA IP に新しいバージョン管理スキームが導入されています。
IP バージョンは次のとおりです。
| バージョン | 日付 | インテル Quartus Prime バージョン | 説明 | インパクト |
|---|---|---|---|---|
| バージョン20.1.0 | 2022.09.26 | 22.3 | Intel AgilexTM eSRAM IPシステムコンポーネント接続が有効 Platform Designer ツールでのサポート。 |
ISO 9001:2015登録 |
| バージョン20.0.0 | 2021.10.04 | 21.3 | ch{0-7}_ecc_dec_eccmodeとch{0-7}_ecc_enc_eccmodeを更新しました 未使用のポートのパラメータを ECC_DISABLED に設定します。 |
デザインパスコンパイルを取得するにはIPアップグレードが必要です Intel Quartus Prime Pro Edition ソフトウェア バージョン 21.3 を搭載。 |
| バージョン19.2.1 | 2021.06.29 | 21.2 | (* altera_attribute = -name)を追加してホールド違反を修正しました HYPER_REGISTER_DELAY_CHAIN 100*)をeSRAM Intel Agilex FPGAに接続 IP。 |
変更は任意です。IPアドレスが 保留のため最大性能仕様を満たすことができない 違反。 |
| バージョン19.2.0 | 2020.12.14 | 19.4 | ダイナミックECCエンコーダとデコーダを削除しました - バイパス 特徴。 |
該当なし |
| バージョン19.1.1 | 2019.07.01 | 19.2 | Intel Agilex デバイス用の初期リリース。 | 該当なし |
特定の IP バージョンに対してリリース ノートが提供されていない場合は、そのバージョンには変更がないことを意味します。
注記: Intel FPGA IP バージョン (XYZ) 番号は、Intel Quartus Prime ソフトウェア バージョンごとに変更される可能性があります。
製品使用説明書
Intel FPGA IP を使用するには、次の手順に従います。
- 互換性のある Intel Quartus Prime Design Suite ソフトウェアがシステムにインストールされていることを確認してください。
- ご使用のソフトウェア バージョンに一致する、対応する Intel FPGA IP バージョンをダウンロードしてください。
- ダウンロードしたIPを抽出する fileをコンピュータ上の適切な場所に保存します。
- Intel Quartus Prime ソフトウェアを開き、新しいプロジェクトを作成するか、既存のプロジェクトを開きます。
- プロジェクト設定または IP カタログで、Intel FPGA IP を見つけてプロジェクトに追加します。
- 要件に応じて IP パラメータを構成します。
- Platform Designer ツールを使用して、IP をデザイン内の他のコンポーネントまたはモジュールに接続します。
- 製品情報に指定されている場合は、必要な IP アップグレードが確実に実行されるようにしてください。
- Intel Quartus Prime ソフトウェアを使用してデザインをコンパイルおよび検証します。
- 設計要件とプロジェクト目標に応じて、次のステップに進みます。
eSRAM Intel® Agilex™ FPGA IP
リリースノート
特定の IP バージョンにリリース ノートがない場合、そのバージョンでは IP に変更はありません。v18.1 までの IP アップデート リリースの詳細については、Intel® Quartus® Prime デザイン スイート アップデート リリース ノートを参照してください。
Intel FPGA IP のバージョンは、v19.1 までは Intel Quartus Prime Design Suite ソフトウェアのバージョンと一致します。Intel Quartus Prime Design Suite ソフトウェア バージョン 19.2 以降では、Intel FPGA IP に新しいバージョン管理スキームが採用されています。
Intel FPGA IP バージョン (XYZ) 番号は、Intel Quartus Prime ソフトウェア バージョンごとに変更される可能性があります。
- X は、IP のメジャー リビジョンを示します。 インテル Quartus Prime ソフトウェアを更新する場合、IP を再生成する必要があります。
- Y は、IP に新しい機能が含まれていることを示します。 IP を再生成して、これらの新機能を含めます。
- Z は、IP に小さな変更が含まれていることを示します。 IP を再生成して、これらの変更を含めます。
関連情報
- インテル Quartus Prime Design Suite アップデートのリリースノート
- Intel Agilex™ エンベデッド メモリ ユーザー ガイド
- ナレッジベース内の eSRAM Intel Agilex™ FPGA IP のエラッタ
eSRAM Intel Agilex™ FPGA IP v20.1.0
表 1. v20.1.0 2022.09.26
| インテル Quartus Prime バージョン | 説明 | インパクト |
| 22.3 | Platform Designer ツールで Intel Agilex™ eSRAM IP システム コンポーネント接続のサポートを有効にしました。 | IP アップグレードは、Intel Quartus Prime Pro Edition ソフトウェア バージョン 22.3 ではオプションです。
|
eSRAM Intel Agilex FPGA IP v20.0.0
表 2. v20.0.0 2021.10.04
| インテル Quartus Prime バージョン | 説明 | インパクト |
| 21.3 | 未使用のポートの ch{0-7}_ecc_dec_eccmode および ch{0-7}_ecc_enc_eccmode パラメータを ECC_DISABLED に更新しました。 | Intel Quartus Prime Pro Edition ソフトウェア バージョン 21.3 でデザイン パス コンパイルを取得するには、IP のアップグレードが必要です。 |
表 3. v19.2.1 2021.06.29
| インテル Quartus Prime バージョン | 説明 | インパクト |
| 21.2 | eSRAM Intel Agilex FPGA IP に (* altera_attribute = “-name HYPER_REGISTER_DELAY_CHAIN 100″*) を追加してホールド違反を修正しました。 | 変更はオプションです。ホールド違反により IP が最大パフォーマンス仕様を満たせない場合は、IP のアップグレードを実行する必要があります。 |
eSRAM Intel Agilex FPGA IP v19.2.0
表 4. v19.2.0 2020.12.14
| インテル Quartus Prime バージョン | 説明 | インパクト |
| 19.4 | 動的 ECC エンコーダーおよびデコーダー バイパス機能が削除されました。 | — |
eSRAM Intel Agilex FPGA IP v19.1.1
表 5. v19.1.1 2019.07.01
| インテル Quartus Prime バージョン | 説明 | インパクト |
| 19.2 | Intel Agilex デバイス用の初期リリース。 | — |
eSRAM Intel FPGA IP リリースノート (Intel Stratix® 10 デバイス)
特定の IP バージョンにリリース ノートがない場合、そのバージョンでは IP に変更はありません。v18.1 までの IP アップデート リリースの詳細については、Intel Quartus Prime Design Suite アップデート リリース ノートを参照してください。
Intel FPGA IP のバージョンは、v19.1 までは Intel Quartus Prime Design Suite ソフトウェアのバージョンと一致します。Intel Quartus Prime Design Suite ソフトウェア バージョン 19.2 以降では、Intel FPGA IP に新しいバージョン管理スキームが採用されています。
インテル FPGA IP バージョン (XYZ) 番号は、インテル Quartus Prime ソフトウェアの各バージョンで変わる可能性があります。 変更:
- X は、IP のメジャー リビジョンを示します。 インテル Quartus Prime ソフトウェアを更新する場合、IP を再生成する必要があります。
- Y は、IP に新しい機能が含まれていることを示します。 IP を再生成して、これらの新機能を含めます。
- Z は、IP に小さな変更が含まれていることを示します。 IP を再生成して、これらの変更を含めます。
関連情報
- インテル Quartus Prime Design Suite アップデートのリリースノート
- Intel Stratix® 10 エンベデッド メモリ ユーザー ガイド
- ナレッジベース内の eSRAM Intel FPGA IP のエラッタ
eSRAM インテル FPGA IP v19.2.0
表 6. v19.2.0 2022.09.26
| インテル Quartus Prime バージョン | 説明 | インパクト |
| 22.3 | Platform Designer ツールで Intel Stratix® 10 eSRAM IP システム コンポーネント接続のサポートを有効にしました。 | IP アップグレードは、Intel Quartus Prime Pro Edition ソフトウェア バージョン 22.3 ではオプションです。
|
eSRAM インテル FPGA IP v19.1.5
表 7. v19.1.5 2020.10.12
| インテル Quartus Prime バージョン | 説明 | インパクト |
| 20.3 | 説明を更新しました 低電力モードを有効にする eSRAM Intel FPGA IP パラメータ エディターで。 | — |
eSRAM インテル FPGA IP v19.1.4
表 8. v19.1.4 2020.08.03
| インテル Quartus Prime バージョン | 説明 | インパクト |
| 20.2 | I/O PLLの名前を変更しました fileIOPLLからの警告メッセージを免除する名前 file.
2 つの eSRAM の PLL パラメータ (PLL 基準クロック周波数と PLL 希望クロック周波数) が同じ場合は、警告メッセージは無視できます。 2つのeSRAMに異なるPLLパラメータがある場合、コンパイル後にeSRAM Intel FPGA IPパラメータの1つから取得した同じPLL周波数に設定されます。 Quartus フィッターレポート ➤ 予定tage ➤ PLL 使用の概要 実装された eSRAM IOPLL 周波数を観察します。 両方の eSRAM の PLL パラメータが異なる場合は、IP の更新が必要です。 |
— |
eSRAM インテル FPGA IP v19.1.3
表 9. v19.1.3 2019.10.11
| インテル Quartus Prime バージョン | 説明 | インパクト |
| 19.3 | 説明を更新しました PLLリファレンスクロック周波数 eSRAM Intel FPGA IP パラメータ エディターで。 | — |
eSRAM インテル FPGA IP v18.1
表 10. v18.1 2018.10.03
| インテル Quartus Prime バージョン | 説明 | インパクト |
| 18.1 | iopll_lock2core_reg の HIPI レジスタを削除しました。 | IP コアをアップグレードできます。 |
eSRAM インテル FPGA IP v18.0
表11. v18.0 2018年XNUMX月
| 説明 | インパクト |
| Intel のブランド変更に従い、ネイティブ eSRAM IP コアの名前を eSRAM Intel FPGA IP に変更しました。 | — |
新しいインターフェース信号を追加しました:
eSRAM IOPLL ロック ステータス。 |
— |
関連情報
- インテル FPGA IP コアの紹介
- Intel Stratix 10 エンベデッド メモリ ユーザー ガイド
- ナレッジベース内の他の IP コアの正誤表
ネイティブ eSRAM IP コア v17.1
表12. v17.1 2017年XNUMX月
| 説明 | インパクト |
| 初期リリース。この IP コアは、Intel Stratix 10 デバイスでのみ使用できます。 | — |
関連情報
- インテル FPGA IP コアの紹介
- Intel Stratix 10 エンベデッド メモリ ユーザー ガイド
- ナレッジベース内の他の IP コアの正誤表
Intel Stratix 10 エンベデッド メモリ ユーザー ガイド アーカイブ
このユーザー ガイドの最新版および以前のバージョンについては、Intel® Stratix® 10 エンベデッド メモリ ユーザー ガイドを参照してください。IP またはソフトウェア バージョンがリストされていない場合は、以前の IP またはソフトウェア バージョンのユーザー ガイドが適用されます。
eSRAM Intel® FPGA IP リリースノート
ドキュメント / リソース
![]() |
インテル eSRAM インテル FPGA IP [pdf] ユーザーガイド eSRAM Intel FPGA IP、Intel FPGA IP、FPGA IP、IP |





