intel Erasure Decoder のリファレンス デザイン

インテル® Quartus® Prime Design Suite 向けにアップデート: 17.0
ID: 683099
バージョン: 2017.05.02

Erasure Decoder リファレンス デザインについて

• Erasure Decoder は、非バイナリ、巡回、線形ブロック エラー訂正コードを使用する特定のタイプのリード ソロモン デコーダです。
• イレイジャー デコーディング機能を備えたリードソロモン デコーダーでは、訂正できるエラー (E) とイレージャー (E') の数は次のとおりです。 n – k = 2E + E'
• ここで、n はブロック長、k はメッセージ長です (nk はパリティ シンボルの数に等しい)。
• Erasure Decoder は消去のみを考慮するため、訂正能力は nk で指定された最大値に達する可能性があります。 復号器は、通常、符号化システム内の復調器によって提供される消去位置を入力として受信します。これは、特定の受信コード シンボルを信頼できないものとして示すことができます。 デザインは消去訂正機能を超えてはなりません。 設計上、消去を示すシンボルはゼロ値として扱われます。

特徴

• Stratix® 10 デバイスをターゲット
• 消去を修正します
• 並列運転
• フロー制御

消去デコーダの機能説明

• Erasure Decoder はエラーを修正せず、消去のみを行います。 リードソロモン復号化に必要なエラー位置を見つける複雑さを回避します。
• 設計アルゴリズムとアーキテクチャは、リードソロモン デコーダとは異なります。 イレイジャー デコーディングは、エンコーディングの一種です。 パリティ方程式を満たすことにより、有効なコードワードを形成するために p=nk シンボルで入力を埋めようとします。 パリティ行列と生成行列は、パリティ方程式を定義します。
• この設計は、RS(14,10)、RS(16,12)、RS(12,8)、RS(10,6) などの小さなリードソロモン コードでのみ機能します。 少数のパリティ シンボル (p < k) には、この設計を使用します。 多数のパリティ シンボル (p > kp) の場合は、生成行列を使用する必要があります。
• 消去パターン (n ビット幅の in_era 入力で表される) は、デザインがパリティ サブマトリックスを格納する ROM をアドレス指定します。 設計には np = n しかありません! か！ n − k ! 可能な消去パターン。 したがって、このデザインではアドレス圧縮モジュールが使用されます。
• デザインは、アドレスよりも小さく、正確に p ビットが設定されているアドレスの数でアドレスをエンコードします。
• Erasure Decoder は、最大スループットを得るために、XNUMX サイクルあたりの合計ブロック長 n まで、任意のレートの着信シンボルを入力で受信します。 並列処理とチャネル数を構成して、設計が受信シンボルに、同時に到着する異なる符号語に対応するチャネル数を並列に乗算するようにすることができます。
• イレイジャー デコーダーは、チェック シンボルを含む完全にデコードされたコードワードを XNUMX サイクル (複数のチャネルに対して複数のコードワード) で生成します。

入力バッファーを使用すると、チャネルごとの並列シンボルの数をブロックの合計長 (n) より少なくすることができます。 インテルは、並列処理がインターフェイスの要件に依存しない限り、入力帯域幅を使用することをお勧めします。

Erasure Decoder IP コアのパラメーター

パラメータ	法的価値	デフォルト値	説明
チャンネル数	1から16	1	入力チャネル数 (C） プロセスへ。
シンボルあたりのビット数	3から12	4	シンボルあたりのビット数 (M).
コードワードあたりのシンボル数	1から 2M–1	14	コードワードあたりのシンボルの総数 (N).
コードワードあたりのチェック シンボル数	1から N–1	4	コードワードあたりのチェック シンボルの数 (R).
チャネルあたりの並列シンボル数	1から N	14	各コードワードの入力に並列に到着するシンボルの数 (パー)
フィールド多項式	有効な多項式	19	ガロア体を定義する原始多項式を指定します。

Erasure Decoder インターフェイスと信号

• Avalon-ST インターフェイスは、フロー制御メカニズムであるバックプレッシャをサポートします。バックプレッシャは、シンクがソースにデータの送信を停止するように指示できます。
• Avalon-ST 入力インターフェイスの Ready レイテンシーは 0 です。 1 拍あたりのシンボル数は XNUMX に固定されています。
• クロックおよびリセット インターフェイスは、クロックおよびリセット信号を駆動または受信して、Avalon-ST インターフェイスを同期します。

DSP IP コアの Avalon-ST インターフェイス

• Avalon-ST インターフェイスは、ソース インターフェイスからシンク インターフェイスへのデータ転送のための標準的で柔軟なモジュラー プロトコルを定義します。
• 入力インターフェイスは Avalon-ST シンクで、出力インターフェイスは Avalon-ST ソースです。 Avalon-ST インターフェイスは、複数のチャネルにわたってインターリーブされたパケットによるパケット転送をサポートします。
• Avalon-ST interface signals can describe traditional streaming interfaces supporting asingle stream of data without knowledge of channels or packet boundaries. Such interfaces typically contain data, ready, and valid signals. Avalon-ST interfaces can also support more complex protocols for burst and packet transfers with packets interleaved across multiple channels. The Avalon-ST interface inherently synchronizes multichannel designs, which allows you to achieve efficient, time-multiplexed implementations without having to implement complex control logic.
• Avalon-ST インターフェイスはバックプレッシャをサポートしています。バックプレッシャは、シンクがソースに信号を送ってデータの送信を停止できるフロー制御メカニズムです。 シンクは通常、FIFO バッファーがいっぱいになったとき、または出力で輻輳が発生したときに、バックプレッシャーを使用してデータの流れを停止します。

関連情報

• Avalon インターフェース仕様

Erasure Decoder IP コア信号

クロックおよびリセット信号

名前	Avalon-STタイプ	方向	説明
clk_clk	クリック	入力	メイン システム クロック。 IP コア全体が clk_clk の立ち上がりエッジで動作します。
リセット_リセット_n	リセット_n	入力	アサートされるとシステム全体をリセットするアクティブ LOW 信号。 この信号は非同期でアサートできます。 ただし、clk_clk 信号に同期してディアサートする必要があります。 IP コアがリセットから回復したら、受信するデータが完全なパケットであることを確認してください。

Avalon-ST 入力および出力インターフェイス信号

名前	Avalon-STタイプ	方向	説明
準備完了	準備ができて	出力	シンクがデータを受け入れる準備ができていることを示すデータ転送準備完了信号。 シンク インターフェイスは in_ready 信号を駆動して、インターフェイス全体のデータ フローを制御します。 シンク インターフェイスは、現在の clk の立ち上がりエッジでデータ インターフェイス信号をキャプチャします。
無効	有効	入力	データ信号の有効性を示すデータ有効信号。 in_valid 信号をアサートすると、Avalon-ST データ インターフェイス信号が有効になります。 in_valid 信号をディアサートすると、Avalon-ST データ インターフェイス信号は無効になり、無視する必要があります。 データが利用可能な場合はいつでも、in_valid 信号をアサートできます。 ただし、IP コアが in_ready 信号をアサートする場合、シンクはソースからのデータのみをキャプチャします。
in_data[]	データ	入力	コードワード シンボルを含むデータ入力。 in_valid がアサートされている場合のみ有効です。 in_data 信号は、次を含むベクトルです。 C x パー シンボル。 もしも パー < N、各チャネルのコードワードは数サイクルにわたって到着します。
時代	データ	入力	どの記号が消去であるかを示すデータ入力。 in_valid がアサートされている場合のみ有効です。 を含むベクターです。 C x パー ビット。
準備完了	準備ができて	入力	ダウンストリーム モジュールがデータを受け入れる準備ができていることを示すデータ転送準備完了信号。 ソースは、out_ready 信号をアサートすると新しいデータ (利用可能な場合) を提供し、out_ready 信号をデアサートすると新しいデータの提供を停止します。
有効期限切れ	有効	出力	データ有効信号。 有効な出力が out_data にあるときはいつでも、IP コアは out_valid 信号を High にアサートします。
アウトデータ	データ	出力	IP コアが out_valid 信号をアサートするときにデコードされた出力が含まれます。 修正された記号は、入力された順序と同じです。 を含むベクターです。 C x N シンボル。
アウトエラー	エラー	出力	修正不可能なコードワードを示します。

• アサートされた in_valid 信号は、有効なデータを示します。
• 各コードワードは、parallelism パラメーターに応じて、数サイクルにわたって到着する可能性があります。 このデザインは入力の構造を追跡するため、インターフェイスにパケット境界は必要ありません。 デザインの並列チャネル数は、すべての同時チャネルの機能ユニットを複製することでスループットを向上させます。 このデザインは、Avalon-ST インターフェイスの複数チャネル サポートを使用しません。
• デコーダーが out_valid 信号をアサートすると、out_data に有効なデータが提供されます。
• サイクルごとに C コードワードを出力します。ここで、C は並列チャネルの数です。 IP コアは、修正不可能なコードワードを受信すると、out_error 信号をアサートします。つまり、IP コアが消失訂正能力を超えた場合です。

消去デコーダのリファレンス デザイン
インテルコーポレーション。 全著作権所有。 Intel、Intel ロゴ、およびその他の Intel マークは、Intel Corporation またはその子会社の商標です。 インテルは、インテルの標準保証に従って、FPGA および半導体製品の性能を現在の仕様に合わせて保証しますが、予告なしにいつでも製品およびサービスを変更する権利を留保します。 インテルは、インテルが書面で明示的に同意した場合を除き、ここに記載されている情報、製品、またはサービスの適用または使用から生じる一切の責任を負わないものとします。 インテルのお客様は、公開されている情報を信頼したり、製品やサービスを注文したりする前に、最新バージョンのデバイス仕様を入手することをお勧めします。
その他の名前およびブランドは、他者の財産として主張される場合があります。

ドキュメント / リソース

intel Erasure Decoder のリファレンス デザイン [pdf] 説明書 消去デコーダーのリファレンス デザイン、消去デコーダー、消去デコーダーのリファレンス

参考文献

• ユーザーマニュアル