intel Cyclone 10 GX デバイスエラッタユーザーガイド

intel Cyclone 10 GX デバイスエラッタユーザーガイド

コンテンツ 隠れる

1 インテル® Cyclone® 10 GX デバイスのエラッタ

2 インテル Cyclone 10 GX デバイスのエラッタおよびデザイン・ガイドラインの改訂履歴

3 ドキュメント / リソース

3.1 参考文献

4 関連記事

インテル® Cyclone® 10 GX デバイスのエラッタ

この正誤表は、インテル® Cyclone® 10 GX デバイスに影響を与える既知のデバイスの問題に関する情報を提供します。以下の表は、特定のデバイスの問題と影響を受けるインテル Cyclone 10 GX デバイスを示しています。

表 1. デバイスの問題

問題	影響を受けるデバイス	計画的な修正
PCIe ハード IP の自動レーン極性反転 (4 ページ)	すべての Intel Cyclone 10 GX デバイス	修正予定なし
5 ページの VCC がパワーダウンしたときの高い VCCBAT 電流	すべての Intel Cyclone 10 GX デバイス	修正予定なし
Error Detection Cyclic Redundancy Check (EDCRC) または Partial Reconfiguration (PR) を使用する場合の行 Y59 の障害 (6 ページ)	すべての Intel Cyclone 10 GX デバイス	修正予定なし
GPIO 出力は、7 ページのキャリブレーション抵抗公差仕様または電流強度予測なしでは、オンチップ直列終端 (Rs OCT) に適合しない場合があります	すべての Intel Cyclone 10 GX デバイス	修正予定なし

PCIe ハード IP の自動レーン極性反転

PCIe リンクの両端を制御しないインテル Cyclone 10 GX PCIe ハード IP オープンシステムの場合、インテルは、Gen1x1 構成、プロトコル経由の構成 (CvP)、または自律型ハード IP モードでの自動レーン極性反転を保証しません。リンクが正常にトレーニングされないか、予想よりも狭い幅でトレーニングされる可能性があります。計画された回避策や修正はありません。

他のすべての構成については、次の回避策を参照してください。

回避策

この問題の回避策の詳細については、以下の関連リンクにあるナレッジデータベースを参照してください。

状態

影響: すべての Intel Cyclone 10 GX デバイス。
ステータス: 修正予定はありません。

インテル Cyclone 10 GX デバイスのエラッタおよびデザイン・ガイドラインの改訂履歴

ドキュメントバージョン	変更点
2022.08.03	新しい正誤表が追加されました: GPIO 出力は、キャリブレーション抵抗許容範囲の仕様または電流強度の期待値がない場合、オンチップ直列終端 (Rs OCT) を満たさない場合があります。
2020.01.10	新しい正誤表を追加しました: エラー検出巡回冗長検査 (EDCRC) または部分再構成 (PR) を使用する場合の行 Y59 の失敗。
2017.11.06	初回リリース。

インテルコーポレーション。全著作権所有。 Intel、Intel ロゴ、およびその他の Intel マークは、Intel Corporation またはその子会社の商標です。インテルは、インテルの標準保証に従って、FPGA および半導体製品の性能を現在の仕様に合わせて保証しますが、予告なしにいつでも製品およびサービスを変更する権利を留保します。インテルは、インテルが書面で明示的に同意した場合を除き、ここに記載されている情報、製品、またはサービスの適用または使用から生じる一切の責任を負わないものとします。インテルのお客様は、公開されている情報を信頼したり、製品やサービスを注文したりする前に、最新バージョンのデバイス仕様を入手することをお勧めします。
その他の名前およびブランドは、他者の財産として主張される場合があります。